

**LIQUID CRYSTAL DISPLAY**

Patent Number: JP2002258811  
Publication date: 2002-09-11  
Inventor(s): TACHIBANA AKIHIKO  
Applicant(s): MATSUSHITA ELECTRIC IND CO LTD  
Requested Patent: JP2002258811  
Application Number: JP20010059619 20010305  
Priority Number(s):  
IPC Classification: G09G3/36; G02F1/133; G09G3/20; G09G3/34  
EC Classification:  
Equivalents:

**Abstract**

**PROBLEM TO BE SOLVED:** To further reduce power consumption of a liquid crystal display by conducting power reduction in a power save (an off state) mode and realizing load reduction on a secondary side circuit.

**SOLUTION:** The liquid crystal display is provided with a restart signal generating circuit 13, which generates and supplies a power saving (clock stoppage) mode of a control microcomputer 6 by horizontal/vertical synchronization signals. The circuit 13 controls the oscillating circuit of the microcomputer. By controlling the oscillation circuit of the microcomputer 6, using the horizontal/vertical synchronization signals from a PC, the load of the secondary side is reduced as much as possible, and the power consumption in the power save (an off state) mode is further reduced as compared to the conventional cases.

Data supplied from the esp@cenet database - I2

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開2002-258811

(P2002-258811A)

(43) 公開日 平成14年9月11日 (2002.9.11)

| (51) Int.Cl. <sup>7</sup> | 識別記号  | F I           | テームド* (参考)      |
|---------------------------|-------|---------------|-----------------|
| G 0 9 G 3/36              |       | G 0 9 G 3/36  | 2 H 0 9 3       |
| G 0 2 F 1/133             | 5 0 5 | G 0 2 F 1/133 | 5 0 5 5 C 0 0 6 |
|                           | 5 2 0 |               | 5 2 0 5 C 0 8 0 |
|                           | 5 3 5 |               | 5 3 5           |
| G 0 9 G 3/20              | 6 1 1 | G 0 9 G 3/20  | 6 1 1 A         |

審査請求 未請求 請求項の数 2 O L (全 6 頁) 最終頁に続く

(21) 出願番号 特願2001-59619 (P2001-59619)

(22) 出願日 平成13年3月5日 (2001.3.5)

(71) 出願人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72) 発明者 立花 昭彦

大阪府茨木市松下町1番1号 株式会社松

下エーヴィシー・テクノロジー内

(74) 代理人 100097445

弁理士 岩橋 文雄 (外2名)

Fターム (参考) 2H093 NC01 NC24 NC27 NC42 NC50

ND39

5C006 AF68 AF69 BF15 FA47

5C080 AA10 BB05 DD26 EE32 FF01


KK43

(54) 【発明の名称】 液晶ディスプレイ装置

(57) 【要約】

【課題】 液晶ディスプレイ装置におけるパワーセーブ（オフステート）時の低電力化を改善するものである。従来のディスプレイ分野における電力低減の方法では、TV分野で常識である1W以下を実現することは極めて困難である（電力効率改善／表示機能オフ等）。更なる、2次側の負荷を低減する必要がある。

【解決手段】 本液晶ディスプレイ装置は、水平／垂直同期信号により前記制御マイコンの省電力（クロック停止）モードを生成供給する再起動信号生成回路13にて構成され、制御マイコンの発振回路を制御する手段を提供するものである。この構成により、PCからの水平／垂直同期信号を用い制御マイコン6の発振回路を制御することにより、2次側の負荷を限りなく低減することができ、従来よりもさらにパワーセーブ（オフステート）時の低電力化が図れる。



## 【特許請求の範囲】

【請求項1】 液晶パネル、PCからのアナログ信号をデジタル信号へ変換する信号処理回路、液晶パネルのバックライトを制御するインバータ回路、それらを駆動するための電源回路、前記回路を制御する制御マイコン、前記制御マイコンを駆動するため電源回路および、水平／垂直同期信号から前記制御マイコンを起動する信号を生成する再起動信号発生回路により構成され、パワーセーブ（オフステート）時における電力を低減することを特徴とする、液晶ディスプレイ装置。

【請求項2】 前記再起動信号発生回路は、水平同期信号、垂直同期信号回路から、制御マイコンを起動する信号を生成するものであり、前記制御マイコンはパワーセーブ（オフステート）時に、内部発振回路を停止し、上記再起動信号により、発振回路を動作させ通常状態へと復帰することにより、パワーセーブ（オフステート）時における電力を低減することを特徴とする、請求項1に記載の液晶ディスプレイ装置。

## 【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は液晶ディスプレイ装置に関する。

【0002】

【従来の技術】液晶ディスプレイの市場規模は般飛躍的に増大している。その背景には、従来のCRTディスプレイに比べディスプレイ液晶ディスプレイ装置の特徴である小スペース化、省電力というのが受けいられてきているからである。

【0003】一般に、ディスプレイの分野では、パワーセーブ（オフステート）時においては、消費電力の制限がある（VESA標準規格：DPMS (Display Power Management Signals)）。これは、PC側が無操作状態（たとえば、PCにキーボード入力、マウスの操作がされない等）の経過時間に応じて、水平同期信号、垂直同期信号を組み合わせて出力する仕様になっている。

【0004】この状態（パワーセーブ）には3つの状態があり、それぞれ電力の規制がなされている。その3つの状態とは、無操作状態の時間経過に対して、スタンバイ（水平同期あり、垂直同期なし）、サスペンド（水平同期なし、垂直同期あり）、そしてオフステート（水平同期なし、垂直同期なし）があり、それぞれ、30W以下、15W以下、5W以下という規定がなされている（TCO'99）。

【0005】ディスプレイ側では、このPC側からの水平同期、垂直同期信号の有無の検出を行い、主に電力を消費している部分（バックライト等）の電源供給を遮断する工夫がなされている。

【0006】具体的に、図1を用いて説明する。図1は液晶ディスプレイの従来の回路例である。液晶ディスプレイ装置1は、液晶パネル4と、PC11からのアナログ信

号を液晶パネル4に表示するためのデジタル信号へ変換するための信号処理回路2と、液晶パネルのバックライトを制御するインバータ回路3と、これらの回路を制御する制御マイコン6と、そして、これらを駆動するための電源回路4によって構成される。PC11からの水平／垂直同期信号は、制御マイコン6内にある周波数カウンタ10によりカウント（モニタ）される。

【0007】この周波数カウンタ10は、制御マイコン6内の発振回路9が起動していないと動作しない。制御マイコン6により、水平同期信号、垂直同期信号が検出されない際に、制御マイコン6内のI/Oポートにより、電源回路4と信号処理回路2、インバータ回路3、液晶パネル4間にあるスイッチ回路5を制御し、電源供給を遮断する（特開平11-220677号公報など）。

【0008】更なる待機時電力低減方法として、電源1次側、2次側の変換効率を改善すべく高電圧大電流負荷と低電圧小電流負荷をそれぞれ別電源で構成する、いわゆるサブ電源方式と呼ばれる手法が用いられている（図2）。

【0009】このサブ電源方式では、通常時は高電圧大電流負荷用電源回路4および低電圧小電流負荷用電源回路（待機用電源7）をそれぞれ高電圧および低電圧で駆動し、パワーセーブ（オフステート）時などの軽負荷時には高電圧大電流負荷の電源回路4をストップし、低電圧小電流負荷の電源回路（待機用電源7）のみを動作させるため、高負荷時および軽負荷時の双方において高効率化が得られている。

【0010】これらの手法により、パワーセーブ（オフステート）の5W以下という規定はほぼクリアできる。

【0011】近年、PC用のディスプレイ分野で主流となってきた液晶表示デバイスも、輝度、視野角、応答速度の面も改善され、TV分野においても商品化レベルに達してきている。また、最近ではテレビなどのAV映像信号とPC信号を表示できる機能を搭載した商品がでてきている。

【0012】すなわち、ディスプレイの規格としてのパワーセーブ（オフステート）時の消費電力5W以下という規制がなされているが、更なる電力の低減（例えばTVとしては1W以下が常識）が求められている。

【0013】より低電力化を図るためには、上記のような電源方式を変えるだけではなく、更なる2次側負荷の低減が必要となる。

【0014】一方、最近では、時計機能を有した電子機器においては、節電効果を高めるために、制御マイコンの発振回路を停止させ電力低減を行なうことが主流に成ってきている（特開2000-111675号公報）。

【0015】さらに、TVなどの遠隔操作機能（リモコン）を有する機器においては、遠隔操作時に電子機器の主電源手段をオフする際に、リモコンコードに、制御マイコンの省電力（クロック停止）モードを解除する再起

動リモコンコードを設け、その再起動リモコンコードを  
 解読し、制御マイコンを省電力（クロック停止）モード  
 から復帰することにより、リモコン待機時の電力低減を  
 行なっている（特開平 11-272371 号公報）。

【0016】その電力は、1W以下が実現できている。  
 しかしながら、リモコンを使用しないディスプレイ分野  
 では、導入することができず、低電力化が実現されてい  
 ない。

【0017】

【発明が解決しようとする課題】上記従来技術のよう  
 に、ディスプレイ分野における上述した従来電力低減の  
 方法では、TVでの常識となっている待機時電力 1W以下  
 を実現することは極めて困難である（表示機能オフ／電  
 力効率改善等）。更なる、2次側の負荷を低減する必要  
 がある。

【0018】本発明は、上記したような液晶ディスプレ  
 イ装置のパワーセーブ（オフステート）時の低減を行う  
 ものであり、パワーセーブ（オフステート）時における  
 2次側回路の負荷低減を実現し、更なる電力低減を提供  
 する。

【0019】

【課題を解決するため手段】上記課題を解決するため本  
 発明の液晶ディスプレイ装置は、水平／垂直同期信号に  
 より前記制御マイコンの省電力（クロック停止）モード  
 を制御する再起動信号生成回路にて構成され、制御マイ  
 コンの省電力（クロック停止）モードを解除する手段を  
 提供するものである。

【0020】これらの構成により、パワーセーブ（オフ  
 ステート）において、制御マイコンを省電力（クロック  
 停止）モードにすることができ、パワーセーブ（オフス  
 テート）の省電力化が図れる。

【0021】

【発明の実施の形態】請求項 1 に記載の発明は液晶パネ  
 ル、PCからのアナログ信号をデジタル信号へ変換する信  
 号処理回路、液晶パネルのバックライトを制御するイン  
 パーター回路、それらを駆動するための電源回路、前記  
 回路を制御する制御マイコン、前記制御マイコンを駆動  
 するため電源回路および、水平／垂直同期信号から前記  
 制御マイコンを起動する信号を生成する再起動信号発生  
 回路により構成され、パワーセーブ（オフステート）時  
 における電力を低減することを特徴とする液晶ディスプ  
 レイ装置であり、パワーセーブ（オフステート）時に 2  
 次側の負荷低減を行なうことにより低電力化ができる。

【0022】請求項 2 に記載の発明は、前記再起動信号  
 発生回路は、水平同期信号、垂直同期信号回路から、制  
 御マイコンを起動する信号を生成するものであり、前記  
 制御マイコンはパワーセーブ（オフステート）時に、内  
 部発振回路を停止し、上記再起動信号により、発振回路  
 を動作させ通常状態へと復帰することにより、パワーセ  
 ーブ（オフステート）時における電力を低減することを

特徴とする、請求項 1 に記載の液晶ディスプレイ装置で  
 あり、パワーセーブ（オフステート）時には、制御マイ  
 コンの発振回路を停止させ、低電力化が実現できる。

【0023】以下に、本発明の請求項 2 に記載された発  
 明の形態について、図 3、図 4 を用いて説明する。

【0024】（実施形態 1）図 3 は、本発明の実施例を  
 示す図である。図 3 に示すようにこの実施例の液晶ディ  
 スプレイ装置 1 は、液晶パネル 4 と、PC 11 からのアナ  
 ログ信号を液晶パネル 4 に表示するためのデジタル信  
 号へ変換するための信号処理回路 2 と、液晶パネルのバ  
 ックライトを制御するインバータ回路 3 と、これらの回  
 路を制御する制御マイコン 6 と、そして、これらを駆動  
 するための電源回路 4 によって構成される。PC 11 から  
 の水平／垂直同期信号は、制御マイコン 6 内にある周波  
 数カウンタ 10 によりカウント（モニタ）される。

【0025】この周波数カウンタ 10 は、制御マイコン  
 6 内の発振回路 9 が起動していないと動作しない。ま  
 た、PC からの水平／垂直同期信号は再起動発生回路 13  
 により制御マイコン 6 内の発振回路 9 を起動させる信号  
 に生成され、制御マイコン 6 へ供給される。

【0026】図 4 は、上記再起動信号生成回路 13  
 を詳細に記したものである。コンデンサ 13、17、ク  
 ランプ用ダイオード 14、抵抗 15、16、18、トラ  
 ンジスタ 19、ダイオード 20 から構成される。

【0027】通常の電源立上げ時には、AC 入力ポート  
 12 から入力された商用電源により、待機用電源 7 によ  
 って、制御マイコン 6 および、再起動信号発生回路 13  
 へ電源を供給する。

【0028】その後、制御マイコン 6 が内部発振回路 9  
 が動作する。PC 11 からの水平／垂直同期信号を制御マ  
 イコン 6 内部にある周波数カウンタ 10 により、水平／  
 垂直周波数をカウントし表示周波数範囲内であれば、制  
 御マイコン 6 内の I/O ポート 8 により、電源回路 4 と各  
 回路（信号処理回路 2、インバータ回路 3、液晶パネル  
 4）間にあるスイッチ 5 をオンさせ、各回路（信号処理  
 回路 2、インバータ回路 3、液晶パネル 4）に電源を供  
 給し、液晶パネルに映像を表示する。

【0029】PC 11 が無操作状態に入り、まずスタンバ  
 イ状態（水平同期あり、垂直同期なし）に移行すると、  
 制御マイコン 6 内の周波数カウンタ 10 により垂直同期  
 なしを検知し、制御マイコン 6 内の I/O ポート 8 により  
 スwitch 5 をオフさせ、電源回路 4 からの各回路（信号  
 処理回路 2、インバータ回路 3、液晶パネル 4）への電  
 源供給を遮断する。

【0030】さらに無操作状態が経過すると、PC 11 か  
 らサスペンド状態の信号（水平同期なし、垂直同期あ  
 り）を周波数カウンタ 11 により検出するが、上記した  
 スタンバイ状態と同じ状態を維持する。これは、パワー  
 セーブ規格においてスタンバイ、サスペンド状態のとき  
 の、無操作状態から操作状態への復帰時間の規定“即復

帰”を実現するため、制御マイコン6内の発振回路の停止させないようにしている。

【0031】さらに、無操作状態が経過すると、PC11からオフステートの信号（水平同期なし、垂直同期なし）が出力される。これを周波数カウンタ10により検出すると、制御マイコン内部の発振回路自体を停止する。これによりマイコン自身の負荷が最低となり、省電力化が実現できる。ただし、この状態では、周波数カウンタ回路10も動作しなくなる。

【0032】再起動信号発生回路では、オフステート（水平同期なし、垂直同期なし）は、コンデンサ21、クランプダイオード14により、トランジスタ19のベース電位はLレベルとなり、トランジスタ20はOFF状態となる。すなわち、制御マイコン6へは、抵抗18を通じて+Bが供給される。

【0033】この省電力（クロック停止）モードの状態において、PC11から、水平／垂直同期信号のどちらかが入力されると、コンデンサ13、クランプダイオード14により、トランジスタ19には水平／垂直同期のパルスが供給される。

【0034】それにより、制御マイコン6には、立ち下がりパルスが入力され、制御マイコン6は割り込みを認識し、この割り込み信号により制御マイコン6内の発振回路9を発振させる。同時に、周波数カウンタ11の動作が開始する。

【0035】周波数カウンタ10により、PCより入力された水平／垂直同期信号をカウントして、制御マイコン6内のI/Oポート8によりスイッチ5をオンさせ、電源回路4と各回路（信号処理回路2、インバータ回路3、液晶パネル4）間にあるスイッチ5をオンさせ、各回路（信号処理回路2、インバータ回路3、液晶パネル4）に電源を供給し、液晶パネルに映像を表示する（通常動作状態）。

【0036】以上のような、PC11からの水平／垂直同期信号を用い、制御マイコン6の内部発振回路を制御することにより、従来よりもさらに節電効果の高い、ディスプレイ装置を提供することが可能となる。

【0037】

【発明の効果】以上のように、本発明の液晶ディスプレイ装置によれば、PCからの水平／垂直同期信号を用い、制御マイコンの発振回路を制御することにより、2次側の負荷を限りなく低減することができ、従来よりもさらにパワーセーブ（オフステート）の省電力化が図れる。

【図面の簡単な説明】

【図1】液晶ディスプレイ装置の従来例を示す図

【図2】液晶ディスプレイ装置の従来例を示す図


【図3】本発明の実施形態1における液晶ディスプレイ装置の実施例を示す図

【図4】本発明の実施形態1における液晶ディスプレイ装置の実施例を示す図


【符号の説明】

- 1 液晶ディスプレイ装置
- 2 信号処理回路
- 3 インバータ回路
- 4 液晶パネル
- 5 スイッチ
- 6 制御マイコン
- 7 待機用電源
- 8 I/Oポート
- 9 発振回路
- 10 周波数カウンタ
- 11 PC
- 12 コンセント
- 13 再信号発生回路
- 14 クランプダイオード
- 15 抵抗
- 16 抵抗
- 17 コンデンサ
- 18 抵抗
- 19 トランジスタ
- 20 ダイオード
- 21 コンデンサ


【図1】




【図2】



【図3】



【図4】



フロントページの続き

| (51)Int.Cl. <sup>7</sup> | 識別記号  | FI           | ターマコード (参考) |
|--------------------------|-------|--------------|-------------|
| G 0 9 G 3/20             | 6 1 1 | G 0 9 G 3/20 | 6 1 1 B     |
|                          | 6 1 2 |              | 6 1 2 G     |
| 3/34                     |       | 3/34         | J           |